Family list
1 family member for:
JP4056168
Derived from 1 application.

1 THIN-FILM TRANSISTOR AND ITS MANUFACTURE Publication info: JP4056168 A - 1992-02-24

Data supplied from the esp@cenet database - Worldwide

THIN-FILM TRANSISTOR AND ITS MANUFACTURE

Patent number:

JP4056168

Publication date:

1992-02-24

Inventor:

SANO HIROYUKI; IMASHIRO SHINICHI; TOKO YASUO

Applicant:

STANLEY ELECTRIC CO LTD

Classification:

- international:

(IPC1-7): H01L29/784


- european:

Application number: JP19900163744 19900621 Priority number(s): JP19900163744 19900621

Report a data error here

Abstract of JP4056168

PURPOSE:To easily control the etching operation of a semiconductor layer, to eliminate a drop in the insulation of a gate insulating film and to enhance reliability and productivity by a method wherein the gate insulating film is formed of a three-layer laminated structure in which adjacent lavers are formed of mutually different materials and the semiconductor layer is formed on it. CONSTITUTION: A gate electrode 20 for a transistor is formed and patterned on a glass substrate 10. In addition, three layers by a first gate insulating film 30, a second gate insulating film 40 and a third gate insulating film 50 in the order from the side close to the substrate 10 are laminated on it. An amorphous silicon semiconductor layer (a-Si) 60 constituting a channel is formed on the third gate insulating film 50 so as to face the gate electrode 50. The film 50 is formed of a siliocn nitride film by a plasma CVD method. When an etching operation is shifted from the semiconductor layer to the film 50, the plasma luminous peak of nitrogen is detected and an etching end point is detected. Thereby, a thinfilm transistor in which a source is not shortcircuited with a gate, whose insulating property is excellent and whose characteristic is stable can be manufactured with good reproducibility.



Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP)

① 特許出願公開

平4-56168 ⑫ 公 開 特 許 公 報(A)

@Int. Cl. 5

鐘別記号

庁内整理番号

❸公開 平成4年(1992)2月24日

H 01 L 29/784

9056-4M H 01 L 29/78

311 G

審査請求 有 請求項の数 4 (全4頁)

薄膜トランジスタおよびその製造方法 60発明の名称

②特 顧 平2-163744

20出 **夏** 平 2 (1990) 6 月21日

佐 野 **@発 明 者**

寛 幸

神奈川県大和市南林間8-10-5-101

砂発 明 者 今 城 慎 一

神奈川県川崎市麻生区虹ケ丘2-3-2-702

都甲 康夫 神奈川県横浜市緑区荏田南2-17-8-202

スタンレー電気株式会 人 顔 出の

東京都目黒区中目黒2丁目9番13号

社

弁理士 高橋 敬四郎 20代 理 人

130

明細音

- 1. 発明の名称
 - **薄膜トランジスタおよびその製造方法**
- 2. 特許請求の範囲
- (1)。 透明絶談蓋収と、

前記透明能録基板上に形成したゲート電極層

前記ゲート電極層と前記基板の上に形成した ゲート絶縁層と、

前記ゲート絶録層の上に形成した半導体層と、 前記半導体層の上に形成したソース/ドレイ ン電極層とを有し、

「前記ゲート絶縁層は隣接する層が互いに異な る材料で形成された3層の積層を含む薄膜トラ

(2).前記ゲート抱象層は前記ゲート電極層に近い 版に第1絶録層、第2絶録層及び第3絶録層を 合み、前記第2絶縁層が前記第3絶縁層よりも 耐エッチング性に優れる材料で構成される請求 項1記載の意味トランジスタ。

(3)、透明絶録基板上にゲート電極層を形成する

前記ゲート電極層と前記透明絶録基板の上に 三層の積層構造を含むゲート絶縁層を形成する 工程であって、前記3層の第1層と第2層とは 異なる成膜法で形成する工程と、

前記ゲート絶録層の上に半導体層を形成する 工程と、

前記半導体層の所定領域をエッチングする工 程と、

前記半導体層の上にソース電極とドレイン電 極の層を同時に形成する工程と、

を含む薄膜トランジスタの製造方法。

(4).前記ゲート絶縁層の3層の形成工程は、ブラ ズマCVD法による窒化シリコン膜で第1層を 形成し、スパッタ法による酸化シリコン膜で第 2層を形成することを含む請求項4記載の薄膜 トランジスタの製造方法。

特閒平4-56168 (2)

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は薄膜トランジスタに係わり、特に液晶 ディスプレイ等のアクティブマトリックス表示素 子の西素駆動に好遺な信頼性と生産性の高い薄膜 トランジスタおよびその製造方法に関する。

〔従来の技術〕

ランジスタの一素子が構成されている。半導体層60、70、80の形成工程におけるエッチング 工程は、例えばCF。及びO。ガスを用いてのドライエッチングで行われる。エッチング条件は、たとえば高周波電力約10~300W、圧力約1~100Paである。さらに、ドレイン電極100の一部と接触し、ゲート絶線膜40上に延在して西素となる透明電極110が形成される。

〔発明が解決しようとする課題〕

第1のゲート絶縁膜30に酸化シリコン膜(SiOx)又は、酸化タンタル(TaOx)を使用し、第2ゲート絶縁膜40に窒化シリコン(SiNx)を使用した場合、半導体暦60、70、80のパターニング工程のエッチング処理においいででは、半導体暦がエッチングされた後に続いて急速に第2ゲート絶縁膜40の変化シリコンもエッチングされる。これにより第2ゲート絶縁膜40のオーパエッチングを引き起こし、ゲート絶

緑膜の厚さが所望の値よりも薄くなり、絶縁低下 やソース・ゲート短絡の原因となる。

また、第1のゲート絶縁膜30に窒化シリコン(SiNx)を使用し、第2のゲート絶縁膜40に酸化シリコン膜(SiOx)又は、酸化タンタル(TaOx)を使用した場合には、半導体層60、70、80がプラズマダメージを受ける。さらに、酸化シリコンや酸化タンタルは窒化シリコンに比べ半導体層との界面単位が不安定である欠点があった。

本発明の目的は、半導体層のエッチング制御が しやすく、絶縁膜の絶縁低下のない、高信報性の 生産性の高い薄膜トランジスタとその製造方法と を提供することである。

[課題を解決するための手段]

本発明によれば、薄膜トランジスタにおいて、 隣接する層は互に異なる材料で形成された3層の 機層構造を用いてゲート絶縁膜を形成し、その上 に半導体層を形成する。

〔作用〕

半導体層のエッチング処理工程において、半導体層がエッチングされると次に3層からなる初に ト絶縁層の半導体層に最も近い第3層目が最初に エッチングされるが、異なる材料の第2層によっ でオーバエッチングが防止され、第2層と第1層 によって絶縁が保たれる。また第3層目がエッチングされることで半導体層のエッチング終点検出 が可能となる。

〔実施例〕

次に、本発明による薄膜トランジスタの実施例 を図面を参照して説明する。

第1図にアクティブマトリックス素子に利用した本発明の実施例による薄膜トランジスタの断面構造を示す。ガラス基板10上にトランジスタのゲート電極20が形成され、パターニングされ、その上にさらに基板10に近い側から重に第1ゲ

特閒平4-56168 (3)

ここで、第2ゲート絶縁譲40は、第3ゲート 絶縁襲50に比べ耐エッチング性に優れた材料を 使用することが好ましい。例えば、第2ゲート絶 縁襲40は、スパッタ法またはプラズマCVD法 により酸化シリコン(SiGx)襲または酸化タ ンタル(Ta0x)襲で形成する。第1ゲート絶 縁襲30は、絶録耐性の優れている室化シリコン

極20上に、1000~4000nmの膜厚の空化シリコン膜で第1ゲート絶縁膜30を形成以膜 で第1ゲート絶縁膜30を形成以膜 で第2ゲート絶縁膜40を形成し、さらに500~2000nmの膜厚の窒化シリコン膜で第3ゲート絶縁膜 50をそれぞれ 被 層形成する。される で、 半導体層 60、コンタクト半導体層 70、80を開いてドライエッチングで半導体層 60、70、80

特性も安定な薄膜トランジスタが再現性よく製造できた。 以上、実施例に沿って本発明を説明したが、本

発明はこれらに鮮風されるものではない。たとえ ...

ば、種々の変更、改良、組合せ等が可能なことは

をパターニングする。ここで、エッチングが半導

体層から変化シリコンの第3ゲート絶縁勝50に

移行した際に窒素のプラズマ発光ピークを検出す

ることによりエッチング終点を検出した。これに

より、ソース・ゲート短絡もなく絶縁性にすぐれ、

(SiNx)膜をブラズマCVD法で形成する。 また、第1ゲート絶縁膜30に、酸化シリコンや 酸化タンタルも使用可能である。この際、第1ゲ ート絶縁膜30と第2ゲート絶縁膜40とは、膜 のピンホール等の欠陥防止のため互いに異なる成 膜法で形成することが絶縁効果の点で好ましい。

第3ゲート絶縁襲50は、プラズマCVD法に より窒化シリコン膜で形成される。

第1ゲート絶縁襲30は、高誘電率絶縁膜としての特性を有し、第2ゲート絶縁膜40は、第1ゲート絶縁襲30のピンホール等の欠陥防止および半導体層60、70、80のエッチングの際のオーパエッチングを防止するストッパの役目をし、第3ゲート絶縁襲50は、半導体層60、70、80のエッチングの際の終点検出および半導体層60の昇面単位を安定化させる役目をそれぞれ有する。

ここで、本発明の実施例によって実際に製造した薄膜トランジスタの例を説明する。農庫300 0nmに成膜され、パターニングされたゲート電

当業者に自明であろう。

〔発明の効果〕

本発明によれば、ゲート絶縁層に3層積層構造を用いたことによって、半導体層のエッチング工程における絶縁層のオーバエッチングを防止できる。

ゲート絶録層の第3層目に窒化シリコン膜を用いているため、エッチングが半導体層から第3ゲート絶録層に移行した際に窒素のプラズマ発光ピークを検出することで容易にエッチング終点が検出可能である。

第2ゲート絶縁層に第3ゲート絶縁層よりも耐 エッチング性に優れた材料を使用することにより、 エッチングストッパの役目を果たし、絶縁層のオ ーパエッチング防止が可能となる。

第3ゲート絶縁層にプラズマCVD法による変化シリコン膜を用いているため、真空を破らず、半導体シリコン層の連続成膜が行えるので、ゲート絶縁層と半導体層との間に不純物が混入せず、

特開平4-56168 (4)

界面単位の安定なものを形成できる。

4. 図面の簡単な説明

第1図は本発明の実施例による薄膜トランジス 夕の断面精造図、

第2図は従来の技術による薄膜トランジスタの 断面構造図である。

図において、

1 0 ガラス基板 2 0 ゲート電極

3 0 第1ゲート絶縁層

4 0 第2ゲート絶縁層

5 0 第3ゲート絶縁層


半導体層 60,70,80

ソース電極 9 0


1 0 0 ドレイン電極

透明電極層

特許出願人 スタンレー電気株式会社 代 理 人 弁理士 高橋敬四郎



本発明の実施例による浮襲トランジスタ 第 1 図



従来の技術による薄膜トランジスタ 第 2 図

手続補正書(自発)

7月27日

特許庁長官

1.事件の表示 平成 2年特許顧第163744号

2. 発明の名称 薄膜トランジスタおよびその製造方法

3. 補正をする者

事件との関係 特許出頭人

京京都目風区中目展2丁目9番13号 住所

(230) スタンレー電気株式会社

4. 代 理 人

住所 〒103 東京都中央区日本第小<u>年</u>県1-3 日本第二シキビル702 <u>1</u>度62-0064 氏名 (9134) 弁理士 高橋 **建**仮配

5. 補正の対象

明編書の発明の詳細な説明の概

6. 補正の内容 別紙の通り

- (1)、明細書第 8頁第19~20行 「3000mm」を 1300mm」と 補正する。
- (2).明編書第 9頁第1行 f1000-4000nmj & f100-400nmj と補正する。
- (3).明細書第 9頁第3行 f500~2000nmj&f50~200nmj と補正する。
- (4).明細書第 9頁第4~5行 1500~2000nmj& 150~200nmj と補正する.



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
·	

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.